Techniniai dokumentai
Specifikacijos
Maximum Output Frequency
346MHz
Number of Elements per Chip
4
Tvirtinimo tipas
Surface Mount
Minimum Output Frequency
2kHz
Pakuotės tipas
QFN
Maximum Supply Current
279 mA
Kaiščių skaičius
36
Maximum Input Frequency
710MHz
Matmenys
6 x 6 x 0.85mm
Aukštis
0.85mm
Ilgis
6mm
Maximum Operating Supply Voltage
3.63 V
Maksimali darbinė temperatūra
+85 °C
Minimum Operating Supply Voltage
2.97 V
Minimali darbinė temperatūra
-40 °C
Plotis
6mm
Kilmės šalis
Taiwan, Province Of China
Produkto aprašymas
Si531x/2x/6x/7x Jitter Attenuators, Silicon Labs
The Silicon Labs Si531x/2x/6x/7x jitter attenuators generate any combination of output frequencies from any input frequency. Using the Silicon Labs third-generation DSPLL architecture they simplify your clock tree design by replacing multiple clocks and oscillators. Minimising your BOM count and complexity.
€ 193,80
€ 38,76 Už kiekviena vnt. (tiekiama ant padeklo) (be PVM)
€ 234,50
€ 46,90 Už kiekviena vnt. (tiekiama ant padeklo) (su PVM)
Gamybinė pakuotė (Dėklas)
5

€ 193,80
€ 38,76 Už kiekviena vnt. (tiekiama ant padeklo) (be PVM)
€ 234,50
€ 46,90 Už kiekviena vnt. (tiekiama ant padeklo) (su PVM)
Gamybinė pakuotė (Dėklas)
5

Sandėlio informacija laikinai nepasiekiama.
Patikrinkite dar kartą.
kiekis | Vieneto kaina |
---|---|
5 - 9 | € 38,76 |
10 - 24 | € 37,81 |
25+ | € 36,86 |
Techniniai dokumentai
Specifikacijos
Maximum Output Frequency
346MHz
Number of Elements per Chip
4
Tvirtinimo tipas
Surface Mount
Minimum Output Frequency
2kHz
Pakuotės tipas
QFN
Maximum Supply Current
279 mA
Kaiščių skaičius
36
Maximum Input Frequency
710MHz
Matmenys
6 x 6 x 0.85mm
Aukštis
0.85mm
Ilgis
6mm
Maximum Operating Supply Voltage
3.63 V
Maksimali darbinė temperatūra
+85 °C
Minimum Operating Supply Voltage
2.97 V
Minimali darbinė temperatūra
-40 °C
Plotis
6mm
Kilmės šalis
Taiwan, Province Of China
Produkto aprašymas
Si531x/2x/6x/7x Jitter Attenuators, Silicon Labs
The Silicon Labs Si531x/2x/6x/7x jitter attenuators generate any combination of output frequencies from any input frequency. Using the Silicon Labs third-generation DSPLL architecture they simplify your clock tree design by replacing multiple clocks and oscillators. Minimising your BOM count and complexity.